

Alessandro Pilotto
alessandro.pilotto@uniud.it

Ufficio: A1 51 (primo piano, zona ex-biblioteca)
Lab: B1 25 (primo piano)

24 CFU (da inizio ottobre a metà novembre)

- Metodologia del Logical Effort
- Interconnessioni

Materiale didattico su elearning


Ricevimento su appuntamento

NanoElectronic DEvices and Circuits
nanoelectronics.uniud.it



Metodologia del *Logical Effort*

- ❑ Data una **funzione logica** i *chip designer* si devono chiedere quale sia la miglior **topologia del circuito** → qui ci occuperemo solamente di gate logici realizzati in tecnologia CMOS
- ❑ Scelta la topologia bisogna dimensionare i transistori (che dimensioni fisiche devono avere? Transistori con area molto grande avranno correnti di output grandi, ma anche capacità di ingresso grandi!)
- ❑ Come possiamo minimizzare il ritardo di un segnale che attraversa i gate logici?



Metodologia del *Logical Effort*

- La metodologia del **Logical Effort** consente di dare una prima risposta a queste domande in modo sistematico attraverso dei modelli **algebrici** relativamente **semplici** e **compatti**
- È un buon punto di partenza per valutare differenti tipi di *chip design* evitando approcci molto dispendiosi in termini di tempo e risorse
- Ulteriori e più approfondite analisi del funzionamento dei circuiti devono essere svolte tramite tool TCAD

TCAD = Technology Computer Aided Design




Invertitore CMOS

$$NM_L = V_{ILmax} - V_{OLmax}$$

$$V_{I1} = V_{IHmin} - V_{noise} > V_{IHmin}$$

$$NM_H = V_{IHmin} - V_{IHmin}$$

- Assumeremo caratteristiche statiche **simmetriche** (per massimizzare i margini di rumore)



- Per massimizzare N_{MH} voglio V_{IHmin} piccolo
- Per massimizzare N_{ML} voglio V_{ILmax} grande

$$\rightarrow V_{LT} = V_{DD}/2$$

$$U_{IN} = V_O = V_{LT}$$

nMOS:



$$\begin{cases} V_{GS} > V_{Tn} \\ V_{DS} < V_{GS} - V_{Tn} \text{ (tri)} \\ V_{DS} > V_{GS} - V_{Tn} \text{ (sat)} \end{cases}$$

$$V_{GS} = V_{IN}$$

$$V_{DS} = V_O$$

$$V_O < V_{IN} - V_{Tn} \text{ (tri)}$$

$$V_O > V_{IN} - V_{Tn} \text{ (sat)}$$




pMOS:

$$\begin{cases} V_{GS} < V_{Tp} \\ V_{DS} > V_{GS} - V_{Tp} \text{ (tri)} \\ V_{DS} < V_{GS} - V_{Tp} \text{ (sat)} \end{cases}$$

$$\begin{cases} V_{GS} = V_{IN} - V_{DD} \\ V_{DS} = V_O - V_{DD} \end{cases}$$

Se $V_{IN} = V_O = V_{LT}$
pMOS ed nMOS sono saturi.



Dobbiamo determinare le condizioni che portano a $V_{LT} = V_{DD}/2$

□ Affinché $V_{LT} = V_{DD}/2$ dobbiamo avere

$$\begin{cases} V_{Tn} = |V_{Tp}| = V_T \\ \beta_n = \beta_p \end{cases}$$

allora $\boxed{S_n \beta'_n = S_p \beta'_p} \rightarrow \frac{S_p}{S_n} = \frac{\beta'_n}{\beta'_p}$

$S_n = \frac{W_n}{L_n}$

$\alpha \qquad \qquad \varepsilon$

DIMOSTRAZIONE

$$\frac{\beta_n}{2} (V_{LT} - V_{in})^2 = \frac{\beta_p}{2} (V_{DD} - V_{LT} - |V_{Tp}|)^2$$

$$V_{LT} = \frac{\sqrt{\frac{\beta_p}{\beta_n}} (V_{DD} - |V_{Tp}|) + V_{in}}{1 + \sqrt{\frac{\beta_p}{\beta_n}}} = 0 \text{ se } |V_{Tp}| = V_{in} = V_T$$

$$= 2 \text{ se } \beta_p = \beta_n$$

conducibilità intrinseca

□ sappiamo che

$$\beta_n = \frac{W}{L} \beta'_n$$

dimensionamento S_n

con


$$\beta'_n = \mu_n C_{ox}$$

$$C_{ox} = \frac{\epsilon_{ox} \cdot \epsilon_0}{t_{ox}}$$


$$\mu_n = \lim_{E \rightarrow 0} \frac{v}{E}$$

$$[\mu v] = \frac{\mu^2}{V \cdot s}$$



$$I = q n v = q n \mu v E$$




highest room-temperature mobility in inversion layers



[J.A del Alamo, Nature, vol 479, p.317, 2011]



[Sangya D. et al., Scientific Reports, vol.7, n° 8257 (2017)]




[B. Mereu et al., Appl. Phys. A **80**, 253–257 (2005)]

Capacità di ingresso di un invertitore CMOS


$$V(x)_{lin} = \frac{V_{DS}}{L} x$$

$$V(x)_{sat} = \frac{V_{DS}}{L^2} x^2$$




La capacità di ingresso C_{INV} dell'inverter CMOS sarà data dalla somma delle capacità di gate, date da:

- capacità intrinseche di canale
- capacità parassite



$$C_{GATE} \cong WLC_{OX} + \underbrace{WC_{GS0} + WC_{GD0}}_{2WC_{GS0}}$$

	C_{asc}	C_{GDC}	C_{GB}
triode	$\frac{1}{2} WLC_{ox}$	$\frac{1}{2} WLC_{ox}$	0
saturo	$\frac{2}{3} WLC_{ox}$	0	0
spento	0	0	WLC_{ox}




$$C_{asc} = \frac{\partial Q_{ch}}{\partial V_{GS}}$$

$$C_{GDC} = \frac{\partial Q_{ch}}{\partial V_{GD}}$$


$$Q_{ch} = W \int_0^L [V_{GS} - V_t - V(x)] dx$$

$$C_{GB} = \frac{\partial Q_{ch}}{\partial V_{GB}}$$

$$C_{Gc} \approx WL C_{ox}$$



$$C_{Gso} = C_{Gdo} = W x_d C_{ox}$$



$$C_{Gsf} = C_{Gdf} = W C_{fn}$$

$$\begin{aligned} C_G &= C_{Gc} + C_{Gso} + C_{Gdo} + C_{Gsf} + C_{Gdf} = \\ &= WL C_{ox} + 2W \underbrace{(x_d C_{ox} + C_{fn})}_{C_{Gsp}} = \end{aligned}$$

$$= WL C_{ox} + 2W C_{Gsp}$$

Dunque, per un invertitore CMOS: $C_{INV} \cong C_{pMOS} + C_{nMOS}$
 $\cong S_n(1 + \alpha)C_{M1}$

$$\alpha = \frac{S_p}{S_n}$$

DIMOSTRAZIONE

$$\begin{aligned}
 C_{INV} &= W_n L_n C_{ox} + W_p L_p C_{ox} + 2(W_n + W_p) C_{gs0} & L_n = L_p = L_{min} \\
 &= S_n (L_{min}^2 C_{ox} + \alpha L_{min}^2 C_{ox} + 2 L_{min} C_{gs0} + 2 \alpha L_{min} C_{gs0}) = \\
 &= S_n (1 + \alpha) \underbrace{[L_{min}^2 C_{ox} + 2 L_{min} C_{gs0}]}_{C_{M1}} = S_n (1 + \alpha) C_{M1}
 \end{aligned}$$

Calcoliamo il tempo di commutazione dell'invertitore definito come:


tempo necessario affinché a fronte di una commutazione *istantanea* della tensione di ingresso (da 0V a V_{DD} , o viceversa), il nodo di uscita compia un'escursione del 90%.

Assumiamo anche che:

- ❑ Il carico sia un condensatore a capacità costante
- ❑ Per semplificare i calcoli trascuriamo l'effetto di modulazione della lunghezza di canale ($\lambda=0$)

$$q = C_L V_O \Rightarrow \frac{dq}{dt} = C_L \frac{dV_O}{dt} + \cancel{V_O \frac{dC_L}{dt}}$$

t_f = tempo di discesa: affinché l'uscita passi da V_{DD} al valore $V_{OLmax} = 0.1V_{DD}$



$$t_f = -C_L \int_{V_{DD}}^{V_{OLmax}} \frac{dV_O}{I_{nMOS}} = C_L \int_{V_{OLmax}}^{V_{DD}} \frac{dV_O}{I_{nMOS}}$$

$$= C_L \frac{2F\left(\frac{V_T}{V_{DD}}\right)}{\beta_n V_{DD}}$$

se $V_{OLmax} = 0.1V_{DD}$

$$F\left(\frac{V_T}{V_{DD}}\right) = F(\pi) = \frac{1}{1-\pi} \left[\frac{\pi^2}{1-\pi} + \frac{1}{2} \ln(19-20\pi) \right]$$

$$C_L \cdot \left[\frac{2F(V_T/V_{DD})}{\beta_n V_{DD}} \right] = \frac{V^2}{A} \cdot \frac{1}{V} = \frac{V}{A} = R$$

$$t_p = \frac{t_r + t_f}{2} = C_L \frac{1}{V_{DD}} \left(\frac{1}{\beta_n} + \frac{1}{\beta_p} \right) F \left(\frac{V_T}{V_{DD}} \right) = \frac{2C_L}{\beta_n V_{DD}} F \left(\frac{V_T}{V_{DD}} \right)$$

NOTA:

L'uguaglianza è valida perché il gate è simmetrico ($\alpha = S_p/S_n = \beta'_n/\beta'_p = \epsilon$)!

Definiamo la **resistenza equivalente** (del pull-down) dell'invertitore come:

$$R_{INV} = \frac{2}{\beta_n V_{DD}} F \left(\frac{V_T}{V_{DD}} \right)$$

$$= \frac{2}{V_{DD}} \left(\frac{1}{\beta'_n S_n} \right) F \left(\frac{V_T}{V_{DD}} \right)$$

Dipende da parametri tecnologici e dimensionamenti:

- ☐ conducibilità intrinseca β'_n ←
- ☐ tensione di soglia V_T ←
- ☐ tensione di alimentazione V_{DD}
- ☐ dimensionamenti S_n
- ☐ come definiamo esaurimento transitorio

La simmetria del gate impone che la resistenza equivalente del pull-up sia identica a quella del pull-down!

dunque

$$t_p = R_{INV} C_L$$

$$= \underbrace{R_{INV} C_{INV}}_{t_{p0}} \left(\frac{C_L}{C_{INV}} \right)$$

è un parametro tecnologico che **non dipende** dal dimensionamento assoluto S ma solo da quello relativo α

$$C_{INV} = S_n (1 + \alpha) C_{M1}$$

$$R_{INV} = \frac{2F(V_T/V_{DD})}{\beta'_n S_n V_{DD}}$$

$$t_p = t_{p0} \left(\frac{C_L}{C_{INV}} \right)$$


t_{p0} è un tempo **caratteristico della tecnologia** (dipende da β'_n , V_T , V_{DD} , da come definisco l'esaurimento di un **transitorio**) e corrisponde al ritardo di un invertitore che ha $C_L = C_{INV}$ assumendo trascurabili la capacità parassite del transistor stesso viste ad nodo di uscita

Il ritardo è stato quindi separato in:

- ❑ Un termine tecnologico t_{p0}
- ❑ Un termine che dipende dal dimensionamento attraverso C_{INV}

Nella metodologia del *Logical Effort*, i ritardi da considerare sono quelli di caso peggiore, inoltre si suppone che i gate siano simmetrici quindi con tempi di salita e di discesa uguali ($t_r = t_f$)

Per il generico gate definiamo la resistenza equivalente della rete di pull-down come: $R_t = \frac{2F \left(V_T / V_{DD} \right)}{\beta'_n S_{n,eq} V_{DD}}$



dove ricordiamo che si suppone


$$S_{n,eq} \beta'_n = S_{p,eq} \beta'_p$$

per avere $t_r = t_f$ (di caso peggiore) se $V_{Tn} = |V_{Tp}| = V_T$

$$t_f = R_t (C_{out} + C_{pt})$$

non dipende dal gate
in esame

ESEMPIO di ritardi di **caso peggiore**



Se tutti i MOSFET hanno lo **stesso dimensionamento**:
Il ritardo di caso peggio della rete di pull-down è quello che si ha attraverso il percorso A-B-C (e non attraverso A-D)


se tutti gli NMOS hanno dimensionamento su

Introduciamo un po' di simbologia:

C_t : capacità di ingresso del generico gate logico

C_{pt} : capacità parassita al nodo di uscita prodotto dai transistori del gate che sto considerando a causa di: capacità di giunzione C_{DB} e C_{GD}

C_{OUT} : capacità di uscita dovuta solamente ai gate connessi a valle del gate logico in esame (non comprende capacità di uscita del gate in esame!)



Il generico ritardo diventa: $t_p = R_t C_{OUT} + R_t C_{pt} = R_t (C_{OUT} + C_{pt})$

$$R_{in} C_{in} = t_{ps}$$

$$= \left[R_t C_t \left(\frac{C_{OUT}}{C_t} \right) + R_t C_{pt} \right] \frac{R_{in} C_{in}}{R_{in} C_{in}}$$

$$= t_{ps} \left[\frac{R_t C_t}{R_{in} C_{in}} \left(\frac{C_{OUT}}{C_t} \right) + \frac{R_t C_{pt}}{R_{in} C_{in}} \right]$$

Per un invertitore:

$$\frac{\beta'_n}{\beta'_p} = \varepsilon = \frac{S_p}{S_n} = \alpha$$

$$R_{inv} = \frac{2F(V_T/V_{DD})}{\beta'_n S_{ninv} V_{DD}}$$

$$C_{inv} = S_{ninv} (1 + \varepsilon) C_{M1}$$

$$t_{p0} = R_{inv} C_{inv}$$

$$t_p = t_{p0} \left[\underbrace{\frac{R_t C_t}{R_{INV} C_{INV}}}_{\text{LOGICAL EFFORT } g} \underbrace{\left(\frac{C_{OUT}}{C_t} \right)}_{\text{ELECTRICAL EFFORT } h} + \underbrace{\frac{R_t C_{pt}}{R_{INV} C_{INV}}}_{\text{PARASITIC EFFORT } p} \right]$$

t_{ad}

$t_{ra} = t_f$ / worst case

$$\beta'_n S_{n,eq} = \beta'_p S_{p,eq}$$

$$t_p = t_{p0} (gh + p)$$

$$g = \frac{R_t C_t}{R_{in} C_{in}}$$

$$h = \frac{C_{ov}}{C_t}$$

$$t_p = t_{p0}(gh + p)$$

$$p = \frac{R_t C_{pt}}{R_{in} C_{in}}$$

NOTE:

- ❑ C_t è $\propto$ dimensionamento $S_{n,eq}$ (o $S_{p,eq}$)
- ❑ R_t è $\propto^{-1}$ dimensionamento $S_{n,eq}$ (o $S_{p,eq}$)




$R_t C_t$ non dipende dal dimensionamento assoluto
Lo stesso vale per il termine $R_t C_{pt}$


- ❑ Ne deriva che *logical effort* (g) e *parasitic effort* (p) **non dipendono** dal dimensionamento assoluto dei transistori (al limite da quello relativo che consente di avere tempi di ritardo di caso peggiore di salita e di discesa uguali)
- ❑ L'*electrical effort* (h) dipende dal dimensionamento attraverso C_t
- ❑ t_{p0} è un ritardo di riferimento in relazione al quale possiamo definire un ritardo normalizzato del gate che stiamo considerando

Capacità parassita al nodo di uscita di un invertitore


$$p = \frac{R_t C_{pt}}{t_{p0}} \xrightarrow{\text{caso di inverter}} p = \frac{R_{INV} C_{pINV}}{t_{p0}}$$

Calcoliamo $C_{pINV} \rightarrow$ essa dipende da C_{GD} e C_{DB}






$$C_{eq,GD} = 2(W_n C_{GS0} + W_p C_{GS0}) + \frac{1}{2} [W_n L_n + W_p L_p] C_{ox} R_{DD}$$





$$C_{eq,DB} = K_{eq} W L_S C_{j0}$$



C_{DB} :

uMOS



$$W_d = \sqrt{\frac{2\epsilon_{si}}{q} \left(\frac{1}{N_D} + \frac{1}{N_A} \right) (\phi_0 + V_{DS})}$$

$$\phi_0 = V_{th} C_{ox} \left(\frac{N_D N_A}{n_i^2} \right)$$

$$C_{DB} = \frac{\epsilon_{si}}{W_d} W L_s =$$



$$= W L_s \cdot \frac{\epsilon_{si}}{\sqrt{\frac{2\epsilon_{si}}{q} \frac{1}{N_A} (\phi_0 + V_{DS})}} = W L_s \cdot \sqrt{\frac{q \epsilon_{si} N_A}{2(\phi_0 + V_{DS})}} =$$

$$= W L_s \frac{C_{j0}}{\left(1 + \frac{V_{DS}}{\phi_0}\right)^{1/2}} \Rightarrow C_{DB} \approx W L_s \frac{C_{j0}}{\left(1 + \frac{V_{DS}}{\phi_0}\right)^{m_j}}$$

$$C_{DBeq} = \frac{\Delta Q_j}{\Delta V_0} \quad \Delta Q_j = \int_0^{\infty} dt \left[C_j(V_0) \frac{dV_0}{dt} \right]$$

$$\text{Se } \Delta V_0 = V_{DD} \Rightarrow C_{DBeq} = W L_s K_{eq} C_{j0}$$

$$K_{eq} = \frac{\phi_0}{(1 - m_j) V_{DD}} \left[\left(1 + \frac{V_{DD}}{\phi_0}\right)^{1 - m_j} - 1 \right]$$



$$C_{GD}(V_{in}, V_o) = C_{GDP} + C_{GDM}$$

$$C_{Deq} = \frac{\Delta Q_{GD}}{\Delta V_o} = \frac{1}{\Delta V_o} \int_0^{\infty} dt C_{GD}(V_{in}, V_o) \left[\frac{dV_o}{dt} - \frac{dV_{in}}{dt} \right]$$

Durante la salita di V_{in} tra 0 e V_{DD} , $V_o = V_{DD}$

Durante la discesa di V_o tra V_{DD} e 0, $V_{in} = V_{DD}$

Se $|\Delta V_o| = V_{DD}$:

$$C_{Deq} = 2(W_n + W_p) C_{ox} + \frac{1}{2} (W_n L_n + W_p L_p) C_{ox} \overbrace{\left(1 - \frac{V_T}{V_{DD}} \right)}^{R_{DD}}$$

$$C_{pinv} = C_{Deq} + C_{DBn} + C_{DBp} =$$

$$= 2(W_n + W_p) C_{ox} + \frac{1}{2} (W_n L_n + W_p L_p) C_{ox} R_{DD} + (W_n + W_p) L_s k_{eq} C_{j0}$$

$$C_{ptinu} = C_{gDeq} + C_{DBn} + C_{DBp} =$$

$$= 2(W_n + W_p)C_{gs0} + \frac{1}{2}(W_n L_n + W_p L_p)C_{ox} R_{DD} + (W_n + W_p) L_s k_{eq} C_{j0}$$

$$\text{Se } L_n = L_p = L_{min}$$

$$C_{ptinu} = S_n (1 + \alpha) \left[2L_{min} C_{gs0} + \frac{1}{2} L_{min}^2 C_{ox} R_{DD} + L_{min} L_s k_{eq} C_{j0} \right]$$

C_{p1} è la capacità parassita connesse al nodo d'uscita di un invertitore di transistori con $W = L = L_{min}$.

$$C_{ptinu} = S_n (1 + \alpha) C_{p1} \xrightarrow{\alpha = \varepsilon} C_{ptinu} = S_n (1 + \varepsilon) C_{p1}$$

$$C_{p1} = L_{min}^2 C_{ox} + 2L_{min} C_{gs0}$$

$$\begin{aligned} C_{pINV} &= C_{eq,GD} + C_{eq,DB,n} + C_{eq,DB,p} \\ &= 2(W_n C_{GS0} + W_p C_{GS0}) + \frac{1}{2} [W_n L_n + W_p L_p] C_{ox} R_{DD} + K_{eq} (W_n + W_p) L_S C_{j0} \end{aligned}$$

- ❑ assumendo che $L_n = L_p = L_{min}$
- ❑ raccogliamo W/L
- ❑ sapendo che $S_n = W_n/L$ e $S_p = W_p/L$
- ❑ e che $S_p = \alpha S_n$

$$C_{pINV} = S_n (1 + \alpha) \underbrace{\left(2C_{GS0} L_{MIN} + \frac{1}{2} C_{ox} R_{DD} L_{MIN}^2 + K_{eq} L_{S,D} C_{j0} L_{MIN} \right)}$$

C_{p1} : capacità parassita prodotta al nodo di uscita dell'invertitore da transistori con dimensioni minime $W=L=L_{MIN}$

$$C_{pINV} = S_n (1 + \alpha) C_{p1}$$

ESEMPIO di calcolo di capacità di ingresso e resistenze equivalenti → Gate NAND

NOTE sui gate realizzati in tecnologia CMOS:

- ❑ Se l'uscita è 1(0) la rete di pull-down(pull-up) è spenta → $V_{OL}=0V$ e $V_{OH}=V_{DD}$
- ❑ In condizioni stazionarie solo la rete di pull-up (-down) è accesa/spenta (spenta/accesa) → consumo di potenza nulla in condizioni stazionarie
- ❑ Funzioni logiche sono «calcolate» sia da reti di pull-up che di pull-down → gate CMOS con N ingressi richiede solitamente 2N MOSFETS
- ❑ Anche se nelle reti di pull-down e pull-up ci sono transistori in serie/parallelo questo non complica lo studio dei valori V_{OL} e V_{OH} → determinati solo dallo stato di accensione/spegnimento e non dalla conducibilità dei MOSFET

ESEMPIO di calcolo di capacità di ingresso e resistenze equivalenti → Gate NAND₂

$$F(A, B) = \overline{AB} \xrightarrow{\text{de Morgan}} \overline{A + B}$$





step 1) imporre simmetria $t_f = t_r$ di caso peggiore

$$F(I_1, \dots, I_n) = \overline{PD(I_1, \dots, I_n)} =$$

ricordiamo che:

- se trascuriamo effetto body ($\gamma = 0$)
- se trascuriamo l'effetto di modulazione della lunghezza di canale ($\lambda = 0$)

$$= PO(\overline{I_1}, \dots, \overline{I_n})$$



$$S_{eq} = \frac{1}{1/S_1 + 1/S_2}$$

$$S_{peq} = S_p$$

$$S_{neq} = \left(\frac{1}{S_n} + \frac{1}{S_n} \right)^{-1} =$$

$$\frac{S_n}{2}$$

$$\beta_p' S_{peq} = \beta_n' S_{neq} \Rightarrow \frac{S_p}{S_n} = \frac{\beta_n'}{\beta_p'} \cdot \frac{1}{2}$$

$$S_{p,NAND} = \frac{\epsilon}{2} S_{n,NAND}$$

$$\alpha_{NAND} = \frac{\epsilon}{2}$$

DIMOSTRAZIONE

$$\left. \begin{array}{l} S_{req} = S_P \\ S_{req} = \frac{S_n}{2} \end{array} \right\} \beta'_n S_{req} = \beta'_p S_{req} \Rightarrow \alpha = \frac{S_P}{S_n} = \frac{\varepsilon}{2}$$

step 2) grazie al dimensionamento relativo trovato in step1), calcoliamo la capacità di ingresso

$$C_{t,NAND} = S_{n,NAND} \left(1 + \frac{\varepsilon}{2}\right) C_{M1}$$

DIMOSTRAZIONE

$$C_{innd} = (S_p + S_n) C_{M1} = S_n (1 + \alpha_{NAND}) C_{M1}$$

$$\text{Ma } \alpha_{NAND} = \frac{\varepsilon}{2} \Rightarrow \boxed{C_{innd} = S_n \left(1 + \frac{\varepsilon}{2}\right) C_{M1}}$$


Se uno degli ingressi fosse connesso a 2 pmos e 2 nmos, avremmo:

$$C_i = (2S_n + 2S_p) C_{M1} = 2S_n (1 + \alpha_r) C_{M1}$$

step 3) calcoliamo la capacità parassita al nodo di uscita del gate NAND

$$C_{p,NAND} = S_{n,NAND}(1 + \varepsilon)C_{p1}$$

DIMOSTRAZIONE




$$C_{p1} = (S_n + 2S_p)C_{p1} =$$

$$= S_n(1 + 2\alpha)C_{p1}$$

Ma $\alpha = \varepsilon/2$, quindi:

$$C_{p1} = S_n\left(1 + 2\frac{\varepsilon}{2}\right)C_{p1} = S_n(1 + \varepsilon)C_{p1}$$

ESEMPIO di calcolo di capacità di ingresso e resistenze equivalenti → Gate XOR₂



step 1) imporre simmetria $t_f = t_r$ di caso peggiore

$$F = A \oplus B =$$

$$= A\bar{B} + \bar{A}B =$$

$$S_{p,XOR} = \varepsilon S_{n,XOR}$$

capacità di ingresso

$$C_{t,XOR} = S_{n,XOR}(1 + \varepsilon)C_{M1}$$

capacità parassita

$$C_{p,XOR} = 2S_{n,XOR}(1 + \varepsilon)C_{p1}$$

$$\overline{A\bar{B} + \bar{A}B} = \overline{A\bar{B}} \cdot \overline{\bar{A}B} =$$

$$= (\bar{A} + B) \cdot (A + \bar{B}) =$$

$$= \bar{A}A + \bar{A}\bar{B} + AB + B\bar{B} =$$

$$= \bar{A}\bar{B} + AB$$

$$\left. \begin{aligned} S_{peg} &= \frac{S_p}{2} \\ S_{ueq} &= \frac{S_u}{2} \end{aligned} \right\} S_{peg} \beta'_p = S_{ueq} \beta'_u \Rightarrow d' = \frac{S_p}{S_u} = \varepsilon = \frac{\beta'_u}{\beta'_p}$$

$$C_{T \times CR} = (\underline{S_u} + \underline{S_p}) C_{M1} = S_u (1 + \alpha_{xor}) C_{M1} = S_u (1 + \varepsilon) C_{M1}$$

$$\begin{aligned} C_{P \times CR} &= (2S_u + 2S_p) C_{P1} = 2S_u (1 + \alpha_{xor}) C_{P1} = \\ &= \boxed{2S_u (1 + \varepsilon) C_{P1}} \end{aligned}$$

GATE in SCALA

Modello di ritardi visto fin'ora prevede che il generico gate sia caratterizzato da 3 parametri:

$$R_t, C_t, C_{pt}$$

(c'è poi C_{OUT} che dipende solamente da quello che sta a valle del gate)


In questo modo si definiscono:

- *Logical Effort g*
- *Parasitic Effort p*
- *Electrical Effort h*

In presenza di una versione scalata del gate in cui **tutti** i dimensionamenti dei MOSFET vengono moltiplicati per K_{sc} e si avrà:

- $C_{in} = K_{sc} C_t$
- $R_i = R_t / K_{sc}$
- $C_{pi} = K_{sc} C_{pt}$

Inoltre $t_p = R_i (C_{out} + C_{pi})$



$$S_n' = K_{SC} S_n$$

$$S_p' = K_{SC} S_p$$

Cerchiamo di capire come e se il ritardo del gate scalato è legato in modo semplice al gate di riferimento

$$t_p = t_{p0} (g h + p)$$

$$g = \frac{R_T C_T}{R_{INV} C_{INV}}$$

$$h = \frac{C_{OUT}}{C_T}$$

$$p = \frac{R_T C_{PT}}{R_{INV} C_{INV}}$$

$$R_T = \frac{2F(V_T/V_{DD})}{\beta'_n S_{neq} V_{DD}}$$

$$\longrightarrow R_T' = \frac{2F(V_T/V_{DD})}{\beta'_n K_{SC} S_{neq} V_{DD}} = \frac{R_T}{K_{SC}}$$

$$C_T = S_n (1 + \alpha) C_{M1} \longrightarrow C_T' = K_{SC} S_n (1 + \alpha) C_{M1} = K_{SC} C_T$$

$$C_{PT} = S_n (m + n\alpha) C_{P1} \longrightarrow C_{PT}' = K_{SC} S_n (m + n\alpha) C_{P1} = K_{SC} C_{PT}$$

$$h = \frac{C_{OUT}}{C_T} \longrightarrow h' = \frac{C_{OUT}}{C_T'} = \frac{C_{OUT}}{K_{SC} C_T}$$

$$t_p' = t_{p0} (g' h' + p') = t_{p0} \left(\frac{R_T' C_T'}{R_{INV} C_{INV}} \frac{C_{OUT}}{C_T'} + \frac{R_T' C_{PT}'}{R_{INV} C_{INV}} \right) = t_{p0} (g h' + p')$$

$$t_{p,K} = t_{p0}(gh' + p)$$

$$h' = \frac{C_{ovT}}{C_T'} = \frac{C_{ovT}}{K_{sc} C_T}$$

Da questo risultato si deduce che, fissata una topologia di gate CMOS e definiti i vincoli che garantiscono $t_r = t_f$ di caso peggiore:

- ❑ g e p non dipendono dai dimensionamenti assoluti $\rightarrow$ cioè se tutti i dimensionamenti sono moltiplicati per K_{sc} , g e p non cambiano rispetto al caso con $K_{sc}=1$
- ❑ L'*electrical effort* h è inversamente proporzionale a K_{sc}

Fissati:

- ❑ La topologia del gate CMOS
- ❑ I relativi dimensionamenti

→ si può calcolare C_{IN} e, nota C_{OUT} (che dipende da eventuali gate connessi a valle/interconnessioni, dal carico in generale ma **non** dalle capacità parassite del gate stesso sul nodo di uscita) si può calcolare *l'electrical effort* h del gate (che dipende dai dimensionamenti)

A differenza di h , g rappresenta l'effetto della topologia sul ritardo del circuito e non del dimensionamento dei transistori